(54) ENCODING CIRCUIT

(11) 4-243095 (A) (43) 31.8.1992 (19) JP


(21) Appl. No. 3-18427 (22) 16.1.1991

(71) MITSUBISHI ELECTRIC CORP (72) MASAAKI MIHARA

(51) Int. Cl<sup>a</sup>. G11C15/04,G06F15/40,H03H7/00,H03M7/00

PURPOSE: To obtain the encoding circuit which can shorten the time before a coincidence signal is converted to a prescribed address code when the coincidence signal from an associative memory is obtd. and can reduce a layout area.

CONSTITUTION: The priority of the uppermost bit of the bits  $b_1$  to  $b_2$  to be address encoded is determined by a gate circuit element (h) controlled by the 1st time  $\phi_1$  of the control clock corresponding to the number of bits of the data  $M_0$  to  $M_2$  stored in the associative memory and the priority of the respective bits exclusive of the uppermost bit is determined by successively feeding the signals rotated by one bit back to the above-mentioned gate circuit element (h) by perfect shuffle connection.



(54) NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE

(11) 4-243096=(A) V (43) 31.8.1992 (19) JP

(21) Appl. No. 3-3272 (22) 16.1.1991


(71) FUJITSU LTD(1) (72) MASANOBU YOSHIDA(1)

(51) Int. Cl3. G11C16/06

PURPOSE: To prevent the generation of a reading out defect by the excessive

erasing of cell transistors.

CONSTITUTION: A cell array 1 constituted by juxtaposing the flash erasing type cell TRs C in a line direction and a row direction is connected with common word lines WL to the cell TRs C juxtaposed in the line direction and common bit lines BL to the cell TRs C juxtaposed in the row direction. The writing or reading out of the cell information is executed by selecting the cell TRs C. Selecting elements E1 which can activate the selected cell TRs C only during the on operation are connected to the respective sources of the cell TRs C juxtaposed in the line direction and 1st selection signals SG1 which operate the selected elements E1 to turn on in synchronization with the selection of the word lines WL for selecting these lines are inputted to the selected elements E1.



(54) ADJUSTING CIRCUIT FOR ANALOG SIGNAL WAVEFORM

(11) 4-243097 (A) (43) 31.8.1992 (19) JP


(21) Appl. No. 3-4231 (22) 18.1.1991

(71) ADAMUSU SHISUTEMUZU K.K. (72) TOMOHIKO SUZUKI

(51) Int. Cl. G11C27/04,G06F3/023,G06G7/04

PURPOSE: To allow the amplitudes or frequencies of two analog signals to coincide with each other by comparing the peak values of the analog signals stored in two analog dynamic memories and regulating an amplification attenuation rate or circulation speed.

CONSTITUTION: The outputs of the 1st analog dynamic memory ADM 1 and the 2nd ADM 2 are impressed to the two inputs of a voltage comparator circuit 3. The output of the circuit 3 is inputted to a gain control circuit 4 and the gain and attenuation rate of a variable amplifier 5 inserted into a closed loop of the ADM 2 is adjusted. Then, the loop gain of the ADM 2 is adjusted and the amplitude of the signal stored in the ADM 2 is so regulated that the level of this signal coincides with the signal level of the loop of the ADM 2. The amplitudes of the analog signals stored in the two ADMs are made to coincide with each other in this way and the preprocessing for determining whether



(19)日本国特許庁 (JP)

## (12) 公 開 特 許 公 報 (A)

(11)特許出顧公開書号

特開平4-243096

(43)公開日 平成4年(1992)8月31日

(S1) Int.C1,\*

識別記号 广内整理参与

FI

技術表示箇所

G11C 16/06

9191 -5 L

G11C 17/00

309 B

#### 審査請求 未請求 請求項の数3(全 7 頁)


(21)出顧番号	<b>冷藏平3-3272</b>	(71)出顧人	•
(22)出籍日	平成3年(1991)1月16日		富士通株式会社 神奈川県川崎市中原区上小田中1015番地
(227 征 報 日	THE 5 4 (1991) 1 7 100	(71)出職人	
			宮士通ヴイエルエスアイ株式会社
			愛知県春日井市高蔵寺町2丁目1844番2
		(72)発明者	吉田 正信
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者	小僚 清則
			愛知県春日井市高蔵寺町二丁目1844番2
			富士通ヴイエルエスアイ株式会社内
		(74)代理人	弁理士 井桁 貞一

#### (54) 【発明の名称】 不揮発性半導体記憶装置

#### (57)【要約】

【目的】本発明は不揮発性半導体記憶装置に関し、セルトランジスタの過剰消去による銃出し不良の発生を防止 することを目的とする。

【構成】フラッシュ消去型セルトランジスタCを行方向及び列方向に多数並設して構成するセルアレイ1は、行方向に並設されたセルトランジスタCには共通のワード線WLがそれぞれ接続され、列方向に並設されたセルトランジスタCには共通のビット線BLが接続され、ワード線WL及びビット線BLを選択することによりセルトランジスタCを選択してセル情報の書き込みあるいいは第出しが行われる。そして、行方向に並設されたセルトランジスタCの各ソースにはオン動作時に関り選択された東セルトランジスタCを居住化可能とする選択素子E1が接続され、該選択素子E1には当該行を選択するワード線WLの選択者子E1には当該行を選択するワード線WLの選択信号SG1が入力されるように構成する。



#### 【特許請求の範囲】

【請求項1】 電気的に消去及び書換え可能な不揮発性 セルトランジスタ(Cij)を行方向及び列方向に多数並 投してセルアレイ (1) を構成し、行方向に並設された セルトランジスタ(Caj)には共通のワード棟(W La ) をそれぞれ接続し、列方向に並設されたセルトラン ジスタ(Cia)には共通のピット線(Bla)を接続 し、ワード襖(W.La) 及びピット繰(B.La) を選択 することによりセルトランジスタ(Can)を選択してセ ル情報の書き込みあるいは読出しを行う不揮発性半導体 紀世袋屋であって、前記した行方向に並設されたセルト ランジスタ (Caj) の各ソースには選択された鉄セルト ランジスタ (Caj) を活性化可能とする共通の第一の通 択素子(Elm) を接続し、放選択素子(Elm) には 🕆 当該行を選択するワード棟(Wile)の選択と同期した 第一の選択信号(SG1m)で該選択素子(Elm)を オン動作させ、セルトランジスタ(Caj)のドレインを 健康(Vs1)と電気的に接続させることを特徴とする不 揮兒性半導体記憶装置。

1

(Caj) の各ソースには前記選択素子(Ela)のオフ 動作時に該セルトランジスタ(Cai)を非活性化する電 源 (Vs2) を抵抗 (R l m ) を介して供給したことを特 徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項3】 行方向に並設されたセルトランジスタ (Caj) の各ソースには前記選択素子(Ela)のオフ 動作時に該セルトランジスタ(Cal)を非活性化する電 源(Vs2)を第二の選択素子(E2a)を介して供給 し、放第二の選択素子(E 2g)のゲートには前配第一 の選択信号 (SG1m) と開期する第二の選択信号 (S 30 る。 G 2m) を入力したことを特徴とする請求項1記載の不 揮発性半導体記憶装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は不揮発性半導体記憶薬 **急に関するものである。近年、パーソナルコンピュータ** が低価格化されて一般普及が進み、これにともなって益 々動作の高速化が図られている。このような状況におい てCPUの磁気ディスクで構成される補助記憶装置への アクセス時間が動作高速化の障害となり、これを解決す るために補助紀徳袋置として半導体記憶装置を使用する ようになりつつある.

【0002】ところが、現在補助記憶装置として使用さ れている半導体記憶装置は主にDRAM(稀にSRAM も使用されることもある。)であって、電源切断時には **格納データが消去されてしまうため、電源パックアップ** 用の電池が必要となっている。一方、上記のような補助 紀世生堂として電気的に書き換え可能な不揮発性半導体 記憶装置であるEEPROM (Electrical Eraseable P rogrammable Read Only Memory)が注目されはじめてい 50 セルトランジスタCanにデータ「1」が格納されていれ

るが、このEEPROMは1セルで2トランジスタを必 要とする構成であるため、1セル当たりの占有面積が大 きくなって製造コストが高いという問題点がある。 そこ で、セル占有面積が紫外線消去型のEPROM(Erasea ble Programmable Read Only Memory )と問程度の一括 消去型(フラッシュ消去型)のEEPROMの使用検針 がなされている。

2

[0003]

【従来の技術】EEPROMを構成するセルトランジス 夕は図8に示すようにフローティングゲートを有する二 重ゲート構造のトンネル補去一アパランシュ書き込み型 のセルトランジスタCで構成され、このセルトランジス タにデータ「0」を書き込む場合には図9に示すように ドレイン及びコントロールゲートに書き込み用高電圧V opを印加するとともにソースをグランドGNDに接続し てフローティングゲートに電子を注入する。このような 動作によりデータ「0」が書き込まれたセルトランジス タCでは包7に示す特性曲線D0 で動作し、コントロー ルゲートに1/0判定電圧V0/1 すなわちセル選択信号 【請求項 2】 行方向に並設されたセルトランジスタ 20 が入力されてもドレインーソース間に電流 IDSは流れず オフ状態となる。

【0004】一方、書き込まれたデータ「0」を消去す る場合には図8に示すようにドレインを開放状態として ゲートをグランドGNDに接続し、ソースには前記高電 圧Vppを印加してフローティングゲートの電子を抜く。 このような動作によりデータ「0」が消去されたセルト ランジスタCでは図7に示す特性曲線D1 で動作し、コ ントロールゲートに 1 / 0 判定電圧 V 0/1 が入力される とオン状態となり、データ「1」が格納されたことにな

【0005】このようなセルトランジスタを使用して構 成されるセルアレイの一例を図6に従って説明すると、 行方向に並設された多数のセルトランジスタCのコント ロールゲートには例えばセルトランジスタC11~C1jに はワード線WL1 というように共通のワード線WLE が 接続され、男方向に並設された多数のセルトランジスタ Cのドレインには共通のピット装BLa が接続され、各 セルトランジスタCのソースはグランドGNDに接続さ れる。なお、各ピット練BL1 ~BLj には各セルトラ ンジスタにデータが書き込まれているか否かにより電位 が確定されるように例えば負荷抵抗R21 ~R2」を介 して電流Vccを印加する。

【0006】従って、多数のワード棟WLl ~WLi 及 びピット雑BL1 ~BL」の中からそれぞれ1本ずつが 選択されると、選択されたワード機WLz 及びピット線 BLa が交差する位置のセルトランジスタCmが選択さ れ、そのセルトランジスタCanに前紀データ「O」が格 納されていれば同セルトランジスタCapがオフされて選 択されたピット機がHレベルとなる。また、選択された ば、同セルトランジスタCanがオンされて選択されたビ ット練BLa がしレベルとなり、このようなピット建設 位がセル情報としてセンスアンプで読み出される。

#### [0007]

【発明が解決しようとする課題】上記のようなセルトラ ンジスタCではデータ「O」の消去動作時にフローティ ングゲートから電子を抜き過ぎて過剰消去状態となる と、同セルトランジスタCは例えば図7に示す特性曲線 Dloで動作してしきい値電圧が負になるため、常時オン 状態となる。従って、このようなセルトランジスタCが 10 発生すると、そのセルトランジスタに接続されたピット 練BLの電位は常にLレベルとなって当該ビット練BL に接続された他のセルトランジスタを選択してもそのセ ル情報を読み出すことができなくなって読出し不良が発 生するという問題点がある。

【0008】そこで、このような不具合を解決するため に電気的消去と銃出しを繰り返し行なって、消去された セルトランジスタのしきい値が負にならないように監視 しながらしきい値が一定の値になるまでこの動作を繰り 返すような消去方法も提案されているが、消去時間にか なりの時間を必要とするとともにこの動作を制御するC PUがバスを占有するため、システムの動作速度を低下 させるという問題点がある。

【0.009】この発明の目的は、フローティングゲート を育する二重ゲート構造のトンネル消去ーアパランシュ 書き込み型のセルトランジスタでセルアレイが構成され る不揮発性半導体記憶装置でセルトランジスタが過剰消 去されても読出し不良を発生させることのない不揮発性 半導体記憶装置を提供するにある。

#### [0010]

【課題を解決するための手段】図1は本発明の原理説明 図である。すなわち、電気的に消去及び書換え可能な不 揮発性セルトランジスタCIJを行方向及び列方向に多数 並設して構成するセルアレイ1は、行方向に並設された セルトランジスタCajには共通のワード機WLa がそれ ぞれ接続され、列方向に並設されたセルトランジスタC inには共通のビット領BLn が接続され、ワード線WL a 及びピット練BLs を選択することによりセルトラン ジスタCanを選択してセル情報の書き込みあるいは統出 しが行われる。そして、行方向に並設されたセルトラン 40 すなわちこの実施例ではグランドに接続されている。 ジスタCajの各ソースには選択された技セルトランジス タCaj を活性化可能とする共通の第一の選択素子E 1 m が接続され、政第一の選択素子Elmには当該行を選択 するワード棟WLz の選択と同期した第一の選択信号S Glaにより該第一の選択素子Elaをオン動作させ、 セルトランジスタCojのドレインを電源Vslと電気的に 接続させる構成とした。

【0011】また、図2に示すように行方向に並設され たセルトランジスタCajの各ソースには前記第一の選択

活性化する電源Vs2が抵抗Rlaを介して供給される機 成とした。また、図4に示すように行方向に並設された セルトランジスタCejの各ソースには前記第一の選択素 子Elaのオフ動作時に該セルトランジスタCmiを非法 性化する電源Vs2が第二の選択素子E2mを介して供給 され、該第二の選択素子E2gのゲートには前記第一の 選択信号SG1m と阿斯する第二の選択信号SG2mが 入力される構成とした。

#### [0012]

【作用】m番目のワード棟WLs を選択すると、当該ワ ード線W Lm に対応する第一の選択素子E1m のオン動 作により選択されたワード篠WL= に接続されたセルト ランジスタCejだけが活性化可能となる。従って、この 状態で n 番目のビット集BLa を選択すると選択された セルトランジスタCanのセル情報だけがピット練BLa に読み出される。

【0013】また、ワード棟WLmの非選択時には当該 ワード線に対応する第一の選択素子Elsがオフされ、 その第一の選択素子Elsのオフ動作時には抵抗Rls あるいは第二の選択業子E2mにより当該ワード線WL s に接続されたセルトランジスタCajの各ソースに鑑賞 Vs2が供給されて、該セルトランジスタCajが確実に不 活性化される。

#### [0014]

【実施例】以下、この発明を具体化した第一の実施例を 図2及び図3に従って説明する。図2に示すセルアレイ laは前記従来例と同様に行方向に「行、列方向に」列 のセルトランジスタC11~Ciで構成され、各行のセル トランジスタのコントロールゲートはワード被WL1 ~ 30 WLi にそれぞれ接続され、各列のセルトランジスタの ドレインはビット練BL1~BL」にそれぞれ接続され ている。

【0015】各行のセルトランジスタのソースは第一の 選択素子としての共盪のNチャネルMOSトランジスタ Ell ~Eli のドレインに接続されるとともに抵抗R 11 ~ R 1i を介して電源Vs2が供給されている。そし て、各トランジスタE11 ~E11 のゲートには対応す るワード铼WL1 ~WLi の選択と同期した第一の選択 信号SG 11~SG 11 が入力され、ソースは電流Vsl

【0016】さて、このようなセルアレイ1aでは例え ぱワード線WL1 が選択されるとセルトランジスタC11 ~C1Jのコントロールゲートにセル選択信号が入力され る。この時、トランジスタE 11 ~E 1 i の中からトラ ンジスタE11 のゲートだけに選択信号SG11 が同期 して入力されれば向トランジスタE11 がオンされ、各 セルトランジスタCII〜CIJのソースがグランドレベル まで低下する。この状態で例えばピット級BL1 が選択 されるとセルトランジスタC11が選択されてそのセル情 衆子 E la のオフ動作時に該セルトランジスタ C mj を非 - 幻 - 報がピット報 B L l に読み出され、セルトランジスタ C

10

11にデータ「0」が書き込まれていれば回セルトランジ スタC11がオフされてビット練Bし1 はHレベルとな り、データ「1」が書き込まれている場合には同セルト ランジスタCIIがオンされてピット練BLIはLレベル となる。そして、トランジスタE11 以外はオンされて いないので、ビット領BL1 に接続される他のセルトラ ンジスタC21~Cilのいずれかが過剰消去されて常時オ ン状態となっていても同セルトランジスタC21~Cilの ソースはグランドに接続されていないので、セルトラン ジスタ C11のセル情報の統出しに影響を及ぼすことはな

【0017】従って、このセルアレイしaでは各セルト ランジスタC11~Cijのいずれかが過剰消去状態であっ ても、選択されたセルトランジスタのセル情報を性格に 読み出すことができる。上記のようなセルアレイ 1 a は 例えば図3に示す周辺回路に基づいてデータ書き込み及 び読出し動作と書き込みデータの消去動作とが行われ、 次にその動作を説明する。なお、図3においては説明を 簡略化するためにアドレス信号の入力端子はワード様の 選択信号入力端子AOとピット線の選択信号入力端子A 1の2増子のみを記載し、2a~2gはAND回路、T  $rl\sim Tr6はNチャネルMOSトランジスタ、3aはイン$ パータである。また、セルアレイ 1 a の縄子V slはグラ ンドGNDに接続され、セルアレイ1a内で前記トラン ジスタE11~E1iのソースに接続されている。AN D回路 2 b. 2 c はセルトランジスタへのデータ書き込 み時には高電圧 Vppを出力し、AND回路2g.2gは データ消去時に高電圧Vppを出力する。

【0018】さて、統出し動作時には図3においてイレ ーズ信号パーE及びライト信号パーWはそれぞれHレペ 30 ルが入力される。すると、AND回路2aの出力信号は HレベルとなってトランジスタTr2はオンされ、インバ 一夕 3 aの出力信号はLレベルとなってトランジスタT rlはオフされてセルアレイ 1 a の電源供給増予V s2に前 記0/1判定電圧に等しいパイアス電圧Bが供給され る。ここで例えばアドレス借号A0がHレベルとなると AND回路2bの出力信号がHレベルとなるとともにA N D回路2cの出力信号はLレベルとなり、ワード観W L1 が選択されてHレベルとなると同時にセルアレイ1 択債号SG11 が入力される。

【0019】一方、アドレス信号A1がHレベルとなる とAND回路2dの出力信号がHレベルとなるとともに AND回路2gの出力信号はLレベルとなり、この結果 トランジスタTr3がオンされることによりピット篠BL 1 が選択されてセンスアンプ4に接続され、選択された セルトランジスタのセル情報がセンスアンプ4で増幅さ れて出力信号 Dout として出力される。従って、アドレ ス信号A0.A1に基づいて選択されたセルトランジス タのセル情報が読出し可能となる。

【0020】また、春老込み動作時にはイレーズ信号パ ーEはHレベル、ライト信号パーWはLレベルが入力さ れる。すると、AND回路2a及びインバータ3aの出 力信号はともにレレベルとなってトランジスタです。 T r2はオフされるため、セルアレイ l aの電源電圧供給端 **干には耄藁が供給されない。この状態で例えばアドレス** 信号A0がHレベルとなるとAND回路25から書き込 み用の高電圧電源Vppがワード線WL1 及びトランジス タE11 のゲートに出力され、ワード線WL1 に接続さ れたセルトランジスタC11~C1jのコントロールゲート には電源電圧 Vppが印加され、ソースはグランドGND に接続された状態となる。

[0021] AND回路2d. 2eはLレベルのライト 信号パーWによりその出 力信号がともにLレベルとな る。Hレベルの入力データDinが入力されるとアドレス 信号A1に基づいてAND回路2f、2gのいずれかー 方がHレベル、他方がLレベルとなり、トランジスタT r5. もしくは同Tr6を介してピット練BL1. BL2の いずれかに電源電圧Vppが供給される。従って、選択さ れたセルトランジスタはコントロールゲート及びドレイ 20 ンに電源Vppが供給され、ソースはグランドGNDに接 続されることにより書き込み動作が行われる。なお、こ の時センスアンプ4は入力信号として電源電圧Vccが低 抗R2を介して入力されるため、出力信号はHレベルに 固定された状態となる。

【0022】また、消去動作時にはイレーズ信号パーE がLレベルとなる。 すると、AND回路 2 a の出力信号 はLレベル、インパータ3aの出力信号はHレベルとな るため、セルアレイ1の電源電圧供給増予V s2には高電 圧電源Vppが供給される。AND回路2b~2gの出力 信号はアドレス信号A0、A1及び入力データDInに関 わらずレレベルとなり、トランジスタTr3~Tr6はオフ 状態となる。 従って、セルアレイ 1 内の各セルトランジ スタのドレインはオープン状態となり、コントロールゲ ートにはLレベルが入力され、ソースには高電圧電源V ppが入力されて各セルトランジスタにおいて阿畴に消去 動作が行われる。

[0023]次に、この発明を具体化した第二の実施例 を図4及び図5に従って説明する。図4に示すセルアレ a内の前記トランジスタE 11 のゲートにHレベルの選 40 イ 1 b は前記実施例のセルアレイ 1 a の抵抗 R 1 1  $\sim$  R1 i を第二の選択業子としてのPチャネルMOSトラン ジスタE21 ~E21 置き換えたものであり、何トラン ジスタE21~E2i のゲートには選択信号SG21 ~ SG22 が入力され、図5に示す周辺回路で各動作が行 われる。 なお、 図 5 においてTr7、 Tr8はNチャネルM OSトランジスタ、2h~2lはAND回路、5a. 5 bはOR回路、3bはインパータ、6aはNAND回路 であり、セルアレイ1bの端子Vs2には前記パイアス電 圧Bが常時供給され、セルアレイ16内でトランジスタ 50 E21~E21のソースに関バイアス電圧Bが供給され ている。

【0024】このような構成により、統出し動作時にイレーズ信号パーE及びライト信号パーWがHレベルとなると、トランジスタTr7はオフされるとともにトランジスタTr8はオンされてセルアレイ1 bの端子Vs1にはグランドGNDのレベルが供給され、セルアレイ1 b内で各トランジスタE11~E1iのソースはグランド電位となる。また、NAND回路6 aはLレベルの信号を出力するためセルアレイ1 b内でトランジスタE21~E2iはオンされ、各セルトランジスタのソースにはパイ 10アス電圧Bが供給される。

【0025】この状態で例えばアドレス信号A0、A1 がHレベルとなるとAND回路2h及びOR回路5aの 出力信号はHレベルとなるとともにAND回路2i及び OR回路5bの出力信号はレレベルとなるため、ワード・ 棟Wし1 が選択されるとともに、ワード線Wし1 に対応 するトランジスタE11 に選択信号SG11 が入力され てオンされる。この結果セルトランジスタC11~C1jが 活性化されるとともにトランジスタE11 がオンされて 各セルトランジスタC11~C11のソースはグランドレベ 20 ルとなる。また、AND回路2dの出力信号はHレベ ル、AND回路2e~2gの出力信号はLレベルとなっ てトランジスタTr3がオンされることによりビット様B L1 が選択されてセルトランジスタC11が選択され、同 セルトランジスタC11のセル情報がピット練BL1 を介 して読み出され、センスアンプで増幅されて出力信号D out として出力される。

【0026】この時、ピット練BL1に接続される他のセルトランジスタC21~Ci1のいずれかが過剰満去状態であってもトランジスタE12~E1iはオフ状態とな 30・るので、セルトランジスタC11のセル情報の親出しに影響することはなく、両接にしてアドレス信号に基づいて他のセルトランジスタのセル情報が読み出される。一方、満去動作時にはイレーズ信号パーEがLレベルとなるため、トランジスタTr7がオンされてセルアレイ1もの端子Vs1には高電圧電源Vpが供給され、各OR回路5a.5bの出力信号がHレベルとなるとともにAND回路2h.2i.2d,2e.2f.2gの出力信号は全てLレベルとなる。この結果、セルアレイ1b内で各セルトランジスタに消去動作が行われる。40

【0027】また、書き込み動作時にはイレーズ信号パーEはHレベル、ライト信号パーWはLレベルとなるた

め、セルアレイの増子Vslにはグランド電位が供給され、アドレス信号Alでいずれかのワード様が選択されるとともにアドレス信号AOでいずれかのビット様が選択され、入力データDinがHレベルとなると選択されたビット様に高電圧電源Vppが供給される。この結果、セルアレイ1b内では選択されたセルトランジスタのドレイン及びゲートに高電圧電源Vppが供給され、ソースにグランド電位が供給されて書き込み動作が行われる。

[0028]

【発明の効果】以上詳述したように、この発明はフローティングゲートを有する二重ゲート構造のトンネル構会型のセルトランジスタでセルアレイが構成される不揮発性半導体記憶装置で、セルトランジスタが通剰構会されても統出し不良の発生を未然に防止することができる優れた効果を発揮する。

【図面の簡単な説明】

- 【図1】本発明の調求項1の原理説明図である。
- 【図2】本発明の請求項2の原理説明図である。
- 【図3】請求項2のセルアレイを使用した半導体記憶装 7 量の主要部を示す回路図である。
  - 【図4】本発明の請求項3の原理説明図である。
  - 【図5】 調求項3のセルアレイを使用した半導体配電装置の主要部を示す回路図である。
  - 【図6】セルアレイの従来例を示す回路図である。
  - 【図7】トンネル消去型EEPROMのセルトランジス タの特性図である。
  - 【図8】データ博去時のセルトランジスタへの電圧印加 状態を示す説明図である。
- 【図9】データ書き込み時のセルトランジスタへの電圧 の 印加状態を示す説明図である。

#### 【符号の説明】

- 1 セルアレイ
- C セルトランジスタ
- WL ワード株
- BL ビット様
- E1 第一の選択素子
- E 2 第一の選択業子
- SG1 第一の選択信号
- SG2 第二の選択信号
- 40 R 1 抵抗
  - 登選 Vsl



本党組の選不満1の原理技術局

Cu,

E11

Cas.

~E1=


۳E1،

5G1#


[図2]


[図3]

【図4】 数2項3の重方表明器




データ演奏質のセルトランジスタへの 電圧印刷状態をネオ重視的






[225]

選水域3のセルアレイを産廃した 半海学記憶装置の主学部を示す回路器




トンエル演点型EEPROMのセルトランジスタの特性器




[图6]

#### ヒルアレイの従来質を示す日記書



[图9]

#### データ書き込み側のセルトランジスタへの 電圧印筒状態を示す最明度



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
☐ BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
☐ FADED TEXT OR DRAWING		
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING		
☐ SKEWED/SLANTED IMAGES		
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
☐ LINES OR MARKS ON ORIGINAL DOCUMENT		
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.